四川省西门子授权供应商---西门子电机资阳市总代理

固件版本V1.0 的CPU SR20、 CPU SR40、 CPUST40 、CPU SR60 和 CPUST60可以使用4个60kHz单相高速计数器或2个40kHz的两相高速计数器，而CPUCR40可以使用4个30kHz单相高速计数器或2个20kHz的两相高速计数器。固件版本V2.0到V2.2的标准型CPU（ST/SR20、ST/SR30、ST/SR40、ST/SR60）可以使用4个200kHz单相高速计数器或2个100kHz的两相高速计数器，而紧凑型CPUCR40、CR60可以使用4个100kHz单相高速计数器或2个50kHz的两相高速计数器。固件版本V2.3的标准型CPU支持6个高速计数器，具体请参考表1和表2。表1 标准CPU高速计数器 标准型CPU 参数CPUSR20AC/DC/RelayCPU ST20DC/DC/DCCPU SR30AC/DC/RelayCPUST30DC/DC/DCCPU ST40 DC/DC/DCCPU SR40 AC/DC/RelayCPUST60DC/DC/DCCPU SR60AC/DC/Relay高速计数器6（全部）6（全部）6（全部）6（全部）——单相/双相4 @200 KHz +2 @30 KHz5 @ 200 KHz +1 @30 KHz4 @ 200 KHz +2 @30 KHz4 @200 KHz +2 @30 KHz——A/B相2 @ 100 KHz+ 2@20Kz3 @ 100 KHz+ 1@20Kz2 @100 KHz+ 2@20Kz2 @ 100 KHz+ 2@20Kz表2 经济型CPU参数 经济型CPU 参数CPUCR20sAC/DC/RelayCPU CR30sAC/DC/RelayCPU CR40s AC/DC/RelayCPUCR60sAC/DC/Relay高速计数器4（全部）——单相/双相4 @100 KHz4 @ 100 KHz4 @ 100 KHz4@ 100 KHz——A/B相2 @ 50 KHz2 @ 50 KHz2 @ 50 KHz2 @ 50KHz计数器共有四种基本类型：带有内部方向控制的单相计数器，带有外部方向控制的单相计数器，带有两个时钟输入的双相计数器和A/B相正交计数器。表3.高速计数器的模式及输入点：模式描述输入点 HSC0I0.0I0.1I0.4HSC1I0.1HSC2I0.2I0.3I0.5HSC3I0.3HSC4I0.6I0.7I1.2HSC5I1.0I1.1I1.30带有内部方向控制的单相计数器时钟1时钟复位3带有外部方向控制的单相计数器时钟方向4时钟方向复位6带有增减计数时钟的双相计数器增时钟减时钟7增时钟减时钟复位9A/B相正交计数器时钟A时钟B10时钟A时钟B复位表4.高速计数器的寻址高速计数器号HSC0HSC1HSC2HSC3HSC4HSC5新当前值（新CV）SMD38SMD48SMD58SMD138SMD148SMD158新预置值（新PV）SMD42SMD52SMD62SMD142SMD152SMD162当前计数值（仅读出）HC0HC1HC2HC3HC4HC5高速计数器的具体编程及相关的中断和其它参数，请参见《S7-200SMART 系统手册》，上面有详细的阐述及例程。下面有编程向导高速输入降噪要正确操作高速计数器，可能需要执行以下一项或两项操作：●调整 HSC 通道所用输入通道的“系统块”数字量输入滤波时间。在 S7-200 SMART CPU 中。在 HSC通道对脉冲进行计数前应用输入滤波。这意味着，如果 HSC 输入脉冲以输入滤波过滤掉的速率发生，则 HSC不会在输入上检测到任何脉冲。请务必将 HSC的每路输入的滤波时间组态为允许以应用需要的速率进行计数的值。包括方向和复位输入。下表显示可检测到的每种输入滤波组态的Zui大输入频率。表5.输入滤波设置和可检测到的Zui大输入频率输入滤波时间可检测到的Zui大频率0.2μs200KHz（标准型CPU）100KHz(紧凑型或经济型CPU)0.4μs200KHz（标准型CPU）100KHz(紧凑型或经济型CPU)0.8μs200KHz（标准型CPU）100KHz(紧凑型或经济型CPU)1.6μs200KHz（标准型CPU）100KHz(紧凑型或经济型CPU)3.2μs156KHz（标准型CPU）100KHz(紧凑型或经济型CPU)6.4μs78kHz12.8μs39kHz0.2ms2.5kHz0.4ms1.25kHz0.8ms625 Hz1.6ms312 Hz3.2ms156 Hz6.4ms78Hz12.8ms39 Hz输入逻辑电平有效电压范围表6.输入逻辑电平有效电压范围CPU型号逻辑1信号（Zui小）逻辑0信号（Zui大）SR、CR、CRS2.5mA时 15VDC1mA时5VDCST20/30I0.0-I0.3：8mA时 4VDCI0.6-I0.7：8mA时4VDC其他：2.5mA时15VDCI0.0-I0.3：1mA时 1VDCI0.6-I0.7：1mA时1VDC其他：1mA时5VDC●加入下拉电阻是为了使输入输出信号达到其逻辑电平有效范围。如果设备的输出是集电极开路晶体管，则可能出现这种情况。晶体管关闭时，没有任何因素将信号驱动为低电平状态。信号将转换为低电平状态，但所需时间将取决于电路的输入电阻和电容。这种情况可能导致脉冲丢失。可通过将下拉电阻接到输入信号的方法避免这种情况，如下图所示。由于CPU 的输入电压是24V，因此电阻的额定0功率必须为高功率。100 欧 5 瓦的电阻是一个合适的选择。图1.集电极开路HSC输入驱动接线下拉电阻